عنصر ذخیرهٔ یک بیت که به سطح سیگنال کنترل حساس است: تا وقتی فعال است، خروجی ورودی را دنبال (شفاف) میکند و با غیرفعالشدن، آخرین مقدار را نگه میدارد.
دو عضو اصلی: SR (ست/ریست جداگانه، با ترکیب ممنوعهٔ ۱۱) و D (تکورودیِ بدون ترکیب ممنوعه). مشکل بنیادی لچ در مدار سنکرون، همان شفافبودن است: اگر ورودی وسطِ سطح فعال عوض شود، خروجی هم عوض میشود و «یک کلاک، یک تغییرِ تمیز» از دست میرود. برای همین در مسیر سنکرون از فلیپفلاپ استفاده میکنیم و لچ را برای کاربردهای ناهمزمان نگه میداریم.